FPGA各个引脚的默认电平是多少啊?

您所在的位置:网站首页 fpga上电默认电平 altera FPGA各个引脚的默认电平是多少啊?

FPGA各个引脚的默认电平是多少啊?

2024-06-12 23:16| 来源: 网络整理| 查看: 265

FPGA各个引脚的默认电平是多少啊? 时间:10-02 整理:3721RD 点击: FPGA上电后,各个引脚的默认电平是多少啊?在Quartus II 哪里可以看到啊?

ASSIGNMENT------>DEVICE

在设计的配置里可以设置

看Alteara的例子

Table 10. MAX 3000A Device Recommended Operating Conditions

Symbol Parameter Conditions Min Max Unit

VCCINT Supply voltage for internal logic and

input buffers

(10) 3.0 3.6 V

VCCIO Supply voltage for output drivers,

3.3–V operation

3.0 3.6 V

Supply voltage for output drivers,

2.5–V operation

2.3 2.7 V

VCCISP Supply voltage during ISP 3.0 3.6 V

VI Input voltage (3) –0.5 5.75 V

VO Output voltage 0 VCCIO V

约束文件中也可以加的吧

约束中的选择的管脚有对应的电平吧

上一篇:请问编译中的这个错误是什么意思? 下一篇:有高人可以推荐买什么机子吗?EDA应用上的。

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路 相关文章:

FPGA Verilog HDL 设计实例系列连载------交通灯的控制 vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀!求 关于Rx receiver的问题 转:用fpga 实现图形算法的硬件加速设计 有源码 我的FPGA学习步骤 FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器


【本文地址】


今日新闻


推荐新闻


CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3